迅速增加的數據、語音和視頻流量進入城域網(MAN)后，服務于這些應用的路由器必須能將多路的1 Gbps數據流匯聚成高達40 Gbps帶寬的數據流.為了保持線速性能，系統必須在出口端提供等于或高于進入傳輸速率的信息包處理能力，或者對信息包進行備份，這時緩沖就變得至關重要。
這些數據緩存的性能和效率對路由器和網絡的性能至關重要。網絡性能的主要威脅來自數據的重發。因此，城域邊緣的路由器必須能夠匯聚多個較低速率的接入線路，并將其轉發至高速核心連接而不致欠載。路由器也必須保證從更高速的核心網到邊緣網的數據分發操作不會超時。在任何情況下超過了數據緩存的最大能力，發送到 MAN 的任何額外數據都必須重傳。
因此，最大限度地降低系統延遲和確保系統最大吞吐量的關鍵是為具體應用選擇合適的數據緩存。如果緩存過大，就會大幅度增加系統成本。如果過小，網絡就會溢出緩存并重發數據，導致性能下降。
這種考慮涉及三個主要因素：輸入數據的速率(入口線路)、輸出數據的速率(出口線路)及內部處理時間需求。只要來自網絡的入口數據速率與回到網絡的出口數據速率相等，而且具有最小的處理需求，數據緩存即可保持相對較小。因為內部處理只增加很小的延遲，流量也比較穩定，所以幾乎不需要存儲數據。不過，隨著系統執行更高級別的處理，就必須增大緩存來消除處理功能帶來的延遲。突發流量對數據緩存的設計也有顯著的影響。如果入口數據速率隨著時間顯著變化并偶爾超過信息包處理器的能力，就必須適當地改變入口緩沖器的尺寸，以解決與這些處理功能相關的延遲問題。
可編程邏輯器件的優勢
在為這些應用構建緩沖子系統時，工程師傾向于首先考慮采用FPGA，而不是現成的分立存儲器件。由于工程教育機構日益依賴于 FPGA 來教授電路設計的基礎知識。因此，大部分工程師都熟悉這種技術。FPGA 有助于設計師隨時對他們的設計進行重新配置，提供高度靈活性，并在短期內完成硬件的測試。此外，由于這些工具常常是人們熟悉的，可以迅速轉變成最終解決方案。
現在，FPGA 可提供數百萬的邏輯門和兆比特級的片上存儲器，設計師可將多個 FIFO集成到一個芯片上(見圖 1)。然而，在數據緩存需求比較高的城域邊緣網領域，設計師必須仔細評估他們所有的設計選擇。在某些情況下，設計師會發現可編程邏輯器件在給定性能或成本方面存在固有的局限性，而分立器件可提供更具吸引力的解決方案。 
圖1 可集成多個FIFO的FPGA
文章來源于領測軟件測試網 http://www.kjueaiud.com/
