DVB-T解調器的數據傳輸設計

領測軟件測試網

　　 

    作者：成都電子科技大學  陳偉

    摘要：介紹了DVB-T解調器的整體結構，并設計了一種多模塊間進行數據傳輸的機制，同時還設計了前FFT同步系統，其中包括了基帶變換、粗符號同步和分數頻率同步。

    關鍵詞：DVB-T同步多路交叉開關

    在無線信道中存在著多徑衰落，嚴重影響了數據傳輸速率的提高。而正交頻分復用（OFDM）技術具有很好的抗多徑能力，因此歐洲的DVB-T標準采用了OFDM技術進行高質量的視頻傳輸。這項標準已經被世界上很多國家采納為自己的地面數字電視傳輸標準。

    1  系統整體結構

    系統設計的輸入中頻信號，直接對中頻信號進行亞采樣。系統分為前FFT同步、FFT、后FF向步與TPS解調、信道均衡與校正、信道解碼五個模塊。如圖1所示。經過前FFT同步模塊，數據被變換為速率為9.14MS/s的復數基帶信號，同時去掉保護間隔；經FFT變換后數據被變換到領域；后FFT同步模塊在頻域中完成整數頻偏的估計與校正、精符號偏移與采樣率偏移的估計、TPS解調與導頻提��；然后信道估計與均衡模塊利用撮的導頻進行CPE估計與校正、信道估計與均衡；接下來在信道解碼模塊中完成星座解映射、解符號交織、解化特交織、Viterbi譯碼、解卷積交織、RS譯碼、解能量擴散，最后輸出TS流數據。

    2  數據傳輸

    解調器中包括5個大的模塊，這5個模塊之間的存在大量的數據交換。為了提高數據傳輸的效率并降低存儲單元的消耗，筆者采用了如圖2所示的以一個多路交叉開關為核心的數據傳輸模塊來完成這5個模塊之間的數據交換。

    OPU-I表示5個模塊，稱為運算單元，而RAM-I表示5個RAM塊，5個模塊單元以流水線的方式交替使用這5個RAM塊，流水線節拍如圖3所示。OPU-0主要完成基帶變換，，FFT前同步；OPU-1主要完成FFT變換；OPU-2主要完成FFT后同步；OPU-3主要完成信道儀態壞蛋均衡；OPU-4主要完成信道解碼。其中一路地址的交叉開關如圖4所示。

    可以看出1bit地址信號的交叉開關需要5個四輸入與門和1個五輸入或門，總線按照32bit數據（雙向）和12bit地址計算，則需要380個四輸入與門和76個五輸入或門，而且沒有一路信號只經過兩經門延遲。因此從實現規模和信號延遲上看，這個多路交叉開關都是容易實現的。這個模塊在AlteraStratisx1S25FPGA上驗證，其存取速度可以達到100MHz以上。

    2．1基帶變換模塊

    本系統設計的中頻輸入頻率為36.5714MHz，亞采樣速率為：27.42855MHz，設ω0=9.14285MHz,低通濾波器的通帶歸一化截止頻率為0.277488966788，阻帶歸一化截止頻率為0.3891776888786。通帶內平坦度要求小于0.002dB，阻帶抑制要求大小60dB，這個低通濾波器用一個74階的FIR低通濾波器實現�；鶐ё儞Q模塊結構如圖5，其中NCO為數控振蕩器，與一個復數乘法器一起完成基帶變換、IQ分離和分數頻偏極校正的功能，結構如圖6所示。

    復數乘法器采用Cordic算法實現，相位累加器根據輸入的振蕩頻率調整相位累加的步長，其輸出為本地載波的相位。Cordic乘法器的一個乘數為采樣數據，另一個乘數就是本地載波的相位，其兩個輸出分別為輸入數據與cos和sin相乘的結果。乘法器的輸出進入上面所描述的74階FIR低通，然后直接進行3倍抽取從而獲得速率為9.14MS/s的數據基帶信號。

    2．2粗符號同步

    粗符號同步模塊包括粗符號同步估計、FFT窗位置調整、分數頻率偏移估計。

    2．2．1粗符號同步估計

    粗符號同步和分頻頻偏采用基于TGI的聯合估計算法，它利用TGI相關進行同步估計。具體算法參見參考文獻，實現結構如圖7所示。其中N_FFT=2048;N_TGI是保護間隔的長度，可以為N_FFT的1/32、1/16、1/8、1/4四個值。

    在相關結果取絕對值后有一個峰值搜索和鎖定環路，峰值搜索是為了尋找到粗符號同步位置，但是由于這個算法直接估計出的粗符號同步位置會有10個樣點左右的抖動，這個抖動會影響后FFT同步的估計，因此這里引入一個鎖定環路來穩定這個抖動。峰值搜索對過門限抽信號峰值進行搜索。

    2．2．2FFT窗位置調整

    FFT窗位置調整模塊結果圖如圖8所示。利用粗符號同步信號同步地將數據寫入深度為N_FFT+N_TGI的FIFO，粗符號同步調整控制模塊產生輸出數據的選通信號，以去掉TGI，實際是利用一個向下計數器，計數初始值由精符號同步估計出的精符號同步誤差決定，計數器的啟動由粗符號同步信號控制，當計數器下溢時停止計數，并產生輸出使能信號。N_SYM=N_FFT+N_TGI。

    2．2．3分數頻偏鎖定環路

    圖9為分數頻偏鎖定環路，其中FD為頻率檢測器，按照圖7描述的算法進行分類頻率偏移的估計。LF為環路濾波器，其傳輸函數為：(1+K1z-1)/(1+K2z-1)·|(1+K1)/(1+K2)|,其中K1=0.02,K2=-0.7，其頻率響應如圖10所示。

    ACC為累加器。NCO即圖5中所描述的數據振蕩器。

文章來源于領測軟件測試網 http://www.kjueaiud.com/