用于WLAN的高速ADC及DAC的測試(上)

　　 
　　1 用于WLAN(8.11b)標準和芯片集的ADC/DAC
　　
　　WLAN使用了iEEE的802.11標準。這個標準從誕生起就經歷了一系列的變遷，人們用字母（最常見的是802.11b）將它分類，以此形成了許多無線設備的運作基礎。
　　

　　WLAN的每一類都處理著無線通信運作的不同元素，包括數據周期、QoS、互通性和安全性。表1 說明了這些分類主要的區別。其區別主要在于他們的帶寬和數據周期。因此構筑在802.11規格上的芯片集有相似的結構。圖1表示802.11 網絡接口的主要結構。這里的芯片集包含了許多區域，比如bbp(bASE bAND pRoCESSoR)、MAC(MEDiA ACCESS CoNTRoLLER)、iF/RF和poWER AMpLiFiER等。
　　
　　在bbp部分，有一些帶有AGC、i/Q 調節器/解調器、i/o控制收發器, 并包含用于i/Q輸入輸出的ADC/DAC。圖2 表示802.11b基帶處理器簡化了的結構。
　　

　

　　

　

　　

　

　　
　　從圖2可以看出，主要的時鐘頻率是44MHz。分頻后，ADC和DAC在最大為22MHz的時鐘下工作。模擬輸入和輸出信號的分辨力達到了6biT。只有AGCCoNTRoL需要一個7bitADC/DAC?？紤]到一些設計余量，8biT＠2zMHz的ADC/DAC適合802.11b基帶處理器。
　　
　　另一方面，我們希望高速ADC/DAC能夠滿足其整體要求，因此提高芯片的性能以達到其他要求。最后，高速ADC達到了10bit＠40MHz，高速DAC達到了8bit＠100 MHｚ。它們被802.11b基帶處理器芯片集采用。同時，在8biT DAC的結構基礎上，我們又設計了另外的12biTDAC，使它的頻率達到了50MHz。圖3和4表示這種高速ADC/DAC 芯片的結構。
　　

　

　　

　

　　高速ADC和DAC除了用于WLAN基帶處理器芯片集，也可以應用于獨立芯片的其他高速需求,并且可以作為ip核 應用于SoC設計。
　　
　　那么怎么滿足這種高速AD/DA芯片的測試要求呢？ADVANTEST提供了優秀的測試方案。
　　
　　2 ADC測試
　　
　　高速10位ADC具有一對差分輸入，共模電壓為2.5 V，Vp－p為1V。這意味著模擬輸入電壓范圍是2～3V。這樣模擬輸入精度就是：
　　
　　1LSb＝(Vinmaｘ－Vinmin)/2n＝(3－2)/210＝976.6μ
　　
　　(N為數字輸出位數)
　　
　　為了能測試這樣精度的芯片，我們需要輸入更高精度的模擬電壓。此次測試時輸入的模擬電壓精度為：
　　

　

　　芯片的最大采樣頻率為25 MHｚ或更高。
　　
　　于是，在測試中存在兩個問題。一個是如何產生如此高精度的模擬電壓信號（電壓精度為200μV左右），另一個是如何實現如此高的采樣頻率。
　　
　　為了滿足這兩個測試要求，我們使用了WVFG（wide video frequency generator）測試硬件。WVFG的具體性能指標見表2。
　　

　

　　可以選擇LoW DiSToRTioN MoDE來達到上述要求：
　　
　　1)1LSb＝1V/214＝61.0μV＜244.1μV
　　
　　2)采樣頻率＝100MSpS＞25MSpS
　　
　　通過使用上述的硬件，就可對ADC芯片進行測試。我們主要測試了以下芯片的AC參數：
　　

　

　　測試這些參數，最主要是測出芯片的基波、高次諧波及噪聲。測試流程如下并見圖5。
　　
　　1)使用WVFG生成一對差分的正弦波模擬信號，輸入芯片；
　　
　　2)芯片將其轉換為相應的數字輸出；
　　
　　3)使用測試系統的數字通道獲取芯片的數字輸出，并將其組合成數字碼；
　　
　　4)對數字碼進行分析得到芯片的基波、高次諧波及噪聲（利用FFT變換）；
　　
　　5)計算 SFDR、SiNAD、SNR和THD。
　　

　

　　生成了合適的正弦模擬信號并獲取了芯片正確轉換得到的數字碼之后，就可以通過FFT變換得到基波、高次諧波及噪聲的數據。計算 SFDR、SiNAD、SNR和THD也就變得十分方便了。 芯片實際測試數據見表3。
　　

原文轉自：http://www.kjueaiud.com