64位微處理器體系結構發展回顧和展望

　2002年8月秦皇島市

　　張報昌先生現任中國惠普公司企業策劃部政府關系高級經理，在此之前曾任康柏(中國)投資公司政府關系高級經理、高級技術顧問及Alpha芯片項目辦公室主任。他曾在DEC電腦中國公司擔任過主管對外關系的副總經理、市場部經理、高級技術顧問等職務。作為計算機方面的專家，張報昌先生是中國計算機學會體系結構專委會、信息存儲專委會成員。他曾在1992年主持了Alpha芯片在中國的第一次發布和技術介紹，1994年組織出版了第一本公開發行的中文版Alpha芯片技術的書籍；并且在很多學術會議上發表過有關Alpha的技術報告和文章。他在參加DEC公司之前，曾在中國科學院高能物理研究所長期從事計算機的研究工作，在北京正負電子對撞機(BEPC)國家工程中擔任高級職務，負責該工程的計算中心的建設。

　　內容提要:本文從回顧和分析64位微處理器歷史、現狀，未來發展出發，說明Intel和HP合作開發的IA-64 EPIC體系結構IPF系列的先進性和開放性以及發展潛力，它將要取代64位RISC芯片成為未來系統設計和企業應用的主流平臺。本文對Alpha芯片的發展史作了回顧和評述,還分析對比各主要廠商應對這一發展潮流的64位微處理器戰略和發展前景。

　　目錄

　　引言1一、歷史的回顧11.1. RISC體系結構的發展11.2. Alpha開創64位RISC計算新時代21.3. Intel推出第一代IPF系列產品Itanium 13

　　1.3.1. IA-64的基本設計思想3

　　1.3.2.顯性并行指令計算(EPIC)3

　　1.3.3. IA-64指令集體系結構(ISA)5

　　1.3.4. IA-64的指令類型6

　　1.3.5. IA-64的指令格式6

　　1.3.6. IA-64體系結構的特性7

　　1.3.7. Itanium 1正式上市101.4.康柏決定采用IPF體系結構10二、發展現狀122.1. 64位RISC微處理器的發展現狀122.2. Itanium 2正式上市13

　　2.2.1. Itanium 2增強的體系結構14

　　2.2.2.指令級并行度的提高15

　　2.2.3.應用性能的全面提高16三、未來展望173.1. IA-64將成為主流體系結構17

　　3.1.1.生命力旺盛的體系結構17

　　3.1.2.先進的設計技術和制造工藝17

　　3.1.3.公平競爭的開放性平臺17

　　3.1.4.批量生產能力18

　　3.1.5.與IA-32及PA-RISC的二進制兼容性18

　　3.1.6.強大的OEM和ISV支持以及推廣實力18

　　3.1.7.提供新的機遇183.2. HP肩負開創IA-64計算新紀元的重任18

　　3.2.1.積極推行向IPF過渡的RISC處理器戰略18

　　3.2.2.把高端系統產品全面轉向IPF平臺20

　　3.2.3.應用軟件基礎設施建設21

　　3.2.4.周全的技術支持和服務21

　　3.2.5.為用戶原有投資提供最安全的保障213.3. Alpha的繼續發展和新生21

　　3.3.1. Alpha 21364 (EV7)概述22

　　3.3.2.基于Alpha的系統是用戶安全的選擇23結束語24參考資料24

　　64位微處理器體系結構發展回顧和展望

　　引言

　　微處理器是現代計算機系統核心和引擎，它不僅提供計算機系統所需的處理能力，而且能夠管理緩存、內存和互聯子系統、支持整個系統實現多處理器并行計算。64位微處理器是一種用于裝備高端計算機系統的芯片。這種芯片雖然產量比IA-32體系結構的X86系列為代表的32位芯片少2個數量級、價格也很昂貴(一個芯片的價格往往相當于一個高檔的PC機)。但是，用它來裝備的高檔計算機系統的市場高達幾百億美元，再加上相關聯的外設、存儲系統、應用軟件和服務市場，規模就更大了。64位芯片的市場競爭涉及到整個高端計算機市場、大規模信息技術應用領域的競爭。再加上企業級系統的外圍服務器、客戶機的選型也往往受到數據中心大型服務器的影響。因此，可以說除了目前已經作為消費品的家用PC市場外，64位芯片是整個信息技術和計算機應用市場競爭的焦點，是各大計算機廠商必爭的兵家要地。

　　本文從回顧和分析64位微處理器歷史、現狀，未來發展出發，說明Intel和HP合作開發的IA-64 EPIC體系結構IPF系列的先進性和開放性以及發展潛力，它將要取代64位RISC芯片成為未來系統設計和企業應用的主流平臺。本文對Alpha芯片的發展史作了回顧和評述,還分析對比各主要廠商應對這一發展潮流的64位微處理器戰略和發展前景。

　　一、歷史的回顧

　　二十世紀最后兩個十年，人們看到RISC體系結構的興起，并且從32位發展到64位。Alpha作為64位RISC技術的領頭羊，開創了64位RISC計算的新時代。64位技術揭開了信息時代的新篇章，支持全球性Inte.net和電子商務的大型7×24網站、破譯人類基因密碼、數字技術的廣泛應用、全球性的天氣和災害分析預報、人類對外層空間的探測都離不開各種基于64位微處理器的計算機系統。64位技術的廣泛應用促使數據量爆炸性地增加，推動信息技術應用發生新革命、進入以存儲為中心的新時代。

　　但是，RISC技術的復雜性、各廠商產品的封閉性和壟斷性，又阻礙了進一步發展。人們開始意識到開放式系統的觀念應該深入到處理器的層次，而不是僅僅停留在計算機和操作系統的層次上。為此，Intel和HP積極合作開發開放性的IA-64體系結構的64位微處理器產品系列(稱為IPF系列)。2001年5月29日IPF系列的第一代產品Itanium正式上市。Itanium是第一個開放式的64位處理器，將會引導整個IT產業的革命，進一步深化開放式系統的發展，成為裝備高端計算機系統的主流平臺。

　　這段時間的另一件大事是康柏宣布轉向IPF，與之競爭的64位RISC芯片只剩下IBM和Sun兩家。正如當年RISC戰勝CISC、64位取代32位一樣，業內人士可以越來越清楚地看到IPF必將成為未來高端的主流平臺。

　　1.1. RISC體系結構的發展

　　計算機自1946年問世以來，經歷了許多重要的變革，其中最有意義的變革也許是從復雜指令集(CISC)過渡到精簡指令集(RISC)體系結構。RISC體系結構和設計思想是80年代初出現的，它的基本思路是：抓住CISC指令系統指令種類太多(其中80%以上都是程序中很少使用的指令)、指令格式不規范、尋址方式太多的缺點(例如，VAX 780的指令操作類型超過1000種，而Alpha只有不到50種指令)，通過減少指令種類、規范指令格式和簡化尋址方式，大量利用寄存器間操作，大大簡化處理器的結構、優化VLSI器件使用效率，從而大幅度地提高處理器性能、并行處理能力和性價比。到80年代后期，RISC技術已經發展成為支持高端服務器系統的主流技術，各廠商紛紛推出了32位RISC微處理器。如IBM的PowerPC和Power2，Sun的SPARC，HP的PA-RISC 7000和MIPS的R系列等。

　　基于32位RISC芯片的產品在取得了很大的成功，應用日益廣泛、軟件大量積累、在市場上也產生巨大的影響。其中，第一個影響是促使VAX走下坡路。DEC公司70年代末推出基于CISC體系結構的VAX系列和VMS操作系統，到80年代中期達到了輝煌的頂峰，成為敢于向IBM叫板的計算機業界2把手。VAX+VMS的確是非常好的計算機，但是由于DEC過分相信VAX，錯過了一系列機遇包括32位RISC發展的機遇，開始走下坡路。所謂“成也VAX，敗也VAX”。第二個影響是促進了利用商品化的部件來生產超級計算機。過去，超級計算機主要使用專門的向量處理機，價格非常昂貴。RISC技術使人們能夠利用商品化程度很高的RISC微處理器生產出性能可以與低端向量機比美的計算機系統。這不僅促使Convex等一批以提供“買得起的巨型機”吸引客戶的小巨型機公司成為曇花一現，也啟示人們以更高級的RISC技術邁向超級計算的頂峰，孕育了64位RISC計算的新時代。

　　1.2. Alpha開創64位RISC計算新時代

　　計算機技術的另一重大發展是20世紀90年代實現的高端系統和應用從32位向64位過渡。這一過渡首先是從RISC微處理器開始的。最早問世的64位RISC微處理器是Alpha 21064和MIPS R4000。Alpha率先全面完成了從32位過渡到64位技術各項任務，包括64位微處理器設計和生產、從部門級、企業級到超級計算機的64位系統設計和生產、64位操作系統、中間件和應用軟件的開發、64位系統集成、服務和支持，在此基礎上建立了成熟的64位技術，創造了大量成功的應用實例、豐富的應用經驗和應用成果，開創了64位技術應用時代。

　　Alpha自1992年第一代芯片問世以來，到2002年已經先后推出了三代、十多個型號的產品，2003和2004年還將推出第四代的Alpha 21364 (EV7)和EV79 (詳見表1)。

　　表1 Alpha系列的發展歷程

　　年份1991199519961998年中1999年2001年2003年

　　主要芯片EV-4EV-5EV-56EV-6EV-67EV-68EV-7/EV79

　　芯片名稱21064211642126421364

　　工藝CMOS4CMOS5CMOS6CMOS6CMOS7CMOS8CMOS9

　　線寬0.75mm0.5mm0.35mm0.35mm0.25mm0.18mm0.125mm

　　主頻MHz200300400-600500-600600-8001000-12001000 --1800

　　晶體管數1.5M9.3M9.3M15M15M15M100M

　　注：EV-X和EV-XX是康柏公司內部芯片名稱，其中：EV是Extended VAX的縮寫；X是一個數字，第一個數字(或只有一個數字)表示芯片的體系結構，第二個數字是制造工藝。如EV 67表示EV6即21264體系結構、CMOS 7制造工藝。

　　圖1 2001年5月微處理器產品比較圖

　　此后，各主要廠商也都在90年代先后推出了自己的64位RISC微處理器，包括IBM的Power和PowerPC系列、HP的PA-RISC 8000系列、Sun的UltraSPARC系列和MIPS的R10K系列等。在此期間，Alpha始終保持了性能領先的地位。圖-1表示2001年5月Intel和HP合作研制的Itanium處理器問世前，各廠商微處理器產品性能的比較勢態。

　　從左圖可以看到Alpha EV67/667是當時性能最高的芯片。事實上，Alpha自問世以來幾乎始終保持整數和浮點性能最高的記錄，許多重要的技術突破和成功的應用實例都是在Alpha平臺上實現的，如支持GB級物理內存的超大規模內存技術(VLM)、提供單一系統映象的UNIX集群、破譯人類基因密碼等，充分展示了64位技術的優越性和無限的潛力。到90年代末，32位芯片的“霸主”Intel也宣布與HP合作推出64位IA-64體系結構的處理器。這標志著計算機高端技術全面進入了64位的時代。今天64位計算系統已經成為高性能技術計算和電子商務應用的主流系統，推動許多新型和尖端應用飛躍發展。

　　1.3. Intel推出第一代IPF系列產品Itanium 1

　　1994年6月，Intel和HP公司簽署合作協議，為服務器和工作站市場共同開發全新的64位架構。1997年11月，Intel和HP公司宣布推出基于EPIC(EPIC--Explicitly Parallel Instruction Computing；顯性并行指令計算)的Itanium體系結構，并就推出產品代號為"Merced"(現名為"Itanium")的IA-64處理器系列(IPF系列)的計劃。2001年5月經過7年的艱苦努力，IA-64體系結構IPF系列的第一代產品Itanium終于正式上市。

　　1.3.1. IA-64的基本設計思想

　　Inter和HP從1994年開始合作開發新型的64位芯片，它們選擇了一個與大多數RISC微處理器大不相同的方向，推出了一種新的64位指令系統體系結構-IA-64。它們把這一體系結構稱為EPIC(顯性并行指令計算)。EPIC既不是RISC也不是CISC，它實質上是一種吸收了兩者長處體系結構。IA-64的第一代芯片名為Merced，第二代芯片名為McKinley，第三代芯片名為Madison (Deerfield是它的縮小型號)，目前統稱為Itanium處理器系列(IPF)，編號為Itanium 1，2，3。

　　圖2 IPF產品系列發展藍圖

　　Itanium體系結構的設計實現基于如下的原則，使得IPF系列處理器不但能夠實現持續高性能，而且具有隨著技術發展進一步提高性能潛力：

　　●支持顯性并行指令計算(EPIC)；

　　●提供一系列有利于增強指令級并行的特性；

　　●把重點放在提高應用軟件實際運行的性能，面向廣泛范圍的應用；

　　1.3.2.顯性并行指令計算(EPIC)

　　眾所周知，人們主要通過提高IPC(每個周期執行的指令數)和主頻來提高芯片的性能。為了提高IPC，必須提高處理器指令級并行(ILP)的能力。所謂ILP是指處理器同時執行多條指令的能力，即處理器在每個時鐘周期內發送和執行盡可能多條指令的能力。為此要求處理器：(1)能夠找到和標識程序中可以并行執行的指令段；(2)具有充分的資源在最短時間內發送和同時執行可并行執行的指令段。這就要求處理器具有足夠的智能和資源來完成這兩項任務。不斷探索更快速、更經濟的途徑完成這兩項任務，推動處理器技術向前發展。

　　傳統的RISC設計師們希望通過在芯片上增加更多的邏輯和智能(“聰明的處理器”)來提高指令并行度，同時又不必采用太高的工藝、增加太多的資源。他們把指令級并行分為靜態和動態兩類：靜態并行在編譯時由編譯程序發現和處理，動態并行在運行時由處理器發現和處理。大多數現代的RISC處理器(如EV6以后的Alpha處理器)都具有這兩種并行功能。例如，Alpha就設計成能夠利用編譯時和運行時信息。首先通過編譯程序把程序改造成一個由許多可并行執行的指令段組成的記錄(靜態并行)。但是，許多有關程序執行過程的信息只有處理器能夠在運行時了解到，例如內存訪問是否命中緩存、比較指令的結果和轉移指令的方向等。因此, Alpha還具有無序指令發送機制，使得處理器能夠根據程序的運行實際結果、改變指令發送和執行的次序，而不會阻塞處理器的運行。這種無序執行技術的主要優點是能夠在有限的工藝和資源條件下，大大提高指令并行度。最出色的例子是，Alpha EV6采用無序執行技術實現了在基于與EV56相同的0.35m工藝條件下，把性能提高了1倍以上，使芯片不僅具有高性能，而且在批量不太大的條件下具有較高的性能價格比。

　　雖然無序執行技術已經成為當前64位RISC芯片設計思想的主流、取得了很大的成功，但是這種技術也有其缺點，其中主要有：

　　(1)無序執行技術要求處理器具有較高的智能和復雜的邏輯，使得芯片的結構越來越復雜，也妨礙了主頻和性能的提高；

　　(2)設計難度越來越大，使得許多RISC芯片的設計周期越來越長、而且經常不能按期上市，難以滿足應用發展的需要；

　　(3)處理器在運行時沒有能夠充分利用編譯程序所產生的許多有用的信息來提高指令并行度，也就是說傳統的RISC技術沒有充分發揮硬件和軟件相結合的合力；

　　IA-64的EPIC體系結構在吸收這些教訓基礎上另辟蹊徑，它的基本設計思想是：

　　(1)提供一種新的機制，利用編譯程序和處理器協同能力來提高指令并行度。傳統的RISC體系結構沒有能夠充分編譯程序所產生許多有用的信息如關于程序運行線路的猜測信息，也沒有充分利用現代編譯程序強大的對程序執行過程的調度能力。EPIC體系結構采用創新的技術充分利用編譯程序提供的信息和調度能力來提高指令并行度，同時保證在程序運行過程中發現猜測和調度有錯時，處理器仍然給出正確的結果，并且盡量減少由此而帶來的延遲和懲罰；

　　(2)在此基礎上簡化芯片邏輯結構，為提高主頻和性能開辟道路，在工程上有一條基本原則,不是越復雜越好，而是越簡捷越好，事實上，簡捷的構思比復雜的構思更困難；

　　(3)提供大量的資源來實現EPIC，包括存儲編譯程序提供的信息以及提高并行計算效率所需的處理單元、緩存和其他資源。事實上，IPF系列提供遠比RISC處理器豐富的資源，包括：

　　供指令引用的5組寄存器存儲器：128個64位整數寄存器、128個82位浮點寄存器、64個1位預測寄存器、8個轉移寄存器、128個專門的應用寄存器。每條指令一般引用兩個輸入寄存器和1個輸出寄存器。

　　容量和性能可以隨IPF系列產品升級而增加和提高的處理單元、緩存和其他資源。Itanium 1提供的此類資源已超過許多RISC處理器，Itanium 2提供的資源量又有進一步的增加；

　　圖3 Itanium 1內部結構示意圖

　　新出現的EPIC與傳統的RISC孰優孰劣？EPIC是不是一種革命性新思想？EPIC能不能取得預期的成功？不少人還心存疑慮。對EPIC的批評和疑慮主要是：

　　EPIC的基本設計思想，即通過充分利用編譯程序和提供必要的資源來提高性能和簡化處理器邏輯，在技術上是否可行、有沒有競爭力和發展前景？

　　EPIC使用大量芯片資源來支持并行和存儲信息，必然加大芯片面積、增加芯片的成本，這在經濟上是否可行、是否會使芯片價格太高而難以推廣？

　　EPIC在注意發揮編譯程序作用的同時忽視了提高處理器智能和充分利用運行時信息，使得處理器成為“遲鈍的處理器”；

　　在處理器技術歷史上，對所出現任何一種新技術的評價都離不開當時的技術發展水平和市場需求的背景、都離不開實踐的檢驗、都不能持過于絕對化的觀點：

　　EPIC的確需要使用大量芯片資源，這在VLSI技術發展初期的確是技術上和經濟上致命的缺點，也許也是80年代Multiflow和Cydrome設計的超長指令字計算機失敗的原因。即使在0.35m和0.25m線寬時代，要想象Itanium 2那樣在芯片內置入2億多個晶體管也是一個很大的負擔。但是，技術的進步使得Itanium能夠全面使用0.18m線寬的CMOS技術，今后還將使用0.13m和0.09m技術。在這樣的技術背景下，增加芯片資源不僅在技術上可行，而且經濟上負擔也不大，反而能夠為充分利用現代VLSI技術創造條件，使EPIC具有強大的生命力。

　　芯片上資源多當然有可能會增加成本。這對于批量較小的RISC處理器(例如Alpha)來說，確實較為嚴重。這也是Alpha的設計師們非常注意通過改進芯片邏輯設計來提高性能，十分注意避免使用過多的芯片資源的原因。但是，當前64位計算市場需求很旺、應用也已成熟，基于EPIC體系結構的IPF系列是面向廣闊市場的通用和開放性產品，不但面向科學計算、而且面向企業應用，不但面向服務器、而且面向工作站。因此，IPF將主要通過批量和規模生產來降低成本，而這正是Intel的特長之一。

　　當然對IPF批評不是全無道理：Alpha等無序執行的RISC處理器是聰明的處理器，它的聰明之處在于能夠利用動態信息來提高指令并行度。不足之處是沒有保存和充分利用編譯時的靜態信息，不得不利用較復雜的邏輯和較高的智能來提高性能、同時能夠節約芯片資源。這是處于Alpha地位的設計師們的設計思想。Itanium是一種邏輯相對簡單的處理器，它的聰明之處是善于利用編譯程序產生的信息和豐富的芯片資源來提高性能，不足之處是沒有充分利用運行時信息，不得不使用較多的芯片資源。有時，使用動態信息效率高得多、而光使用靜態信息很難解決問題，許多運算量較少、轉移較多、以整數運算為主的商業應用程序就是如此。這也許就是IPF系列迄今為止，整數運算性能仍然不如浮點運算性能理想的原因。較好的方法顯然是把兩者結合起來，使得IPF系列吸取RISC的長處，在不過分使芯片邏輯復雜化的條件下，盡可能增加必要的智能、盡可能利用運行時信息、進而吸取Alpha等RISC處理器同時多線程(SMT)或芯片上多處理器技術。這必將進一步全面提高未來IPF系列產品的性能。

　　時也！勢也！離開了具體的背景和立場，很難評價任何技術，批評也好、表揚也好都是相對的。但是，從技術發展的現狀和未來趨勢來看，EPIC將更加有利于利用VLSI技術發展的新成就如高密度CMOS技術、先進的互聯和散熱技術等以及大規模批量生產的市場優勢。IA-64的EPIC體系結構是一種面向未來的體系結構，IPF是一個將有25年以上設計壽命的產品系列。它將隨著VLSI、芯片設計、軟件和系統集成技術的發展而不斷發展。從實踐來看，Itanium 1的上市證明了EPIC設計思想的可行性。Itanium 2的成功證明了IPF的發展潛力。IPF是Intel和HP聯合開發的，再通過與康柏簽訂協議，獲得Alpha的專利、編譯程序技術、工具和技術隊伍，使得IPF能夠在未來充分吸取Alpha等RISC在動態并行、同時多線程、高速處理和容錯性等方面的優勢。人們必將越來越清楚地看到，摩爾定律的強大生命力正推動著64位微處理器的體系結構從RISC向EPIC作技術轉移，EPIC是代表64位芯片發展未來的新階段，開辟了開放性系統設計和企業應用的新時代。

　　1.3.3. IA-64指令集體系結構(ISA)

　　IA-64體系結構引入64位尋址和新的指令集，它還包含一個IA-32模式的指令集，所有IA-64處理器都能夠執行IA-32程序。IA-64體系結構充分吸收了RISC體系結構的長處：只有顯性裝入和存儲指令才能夠訪問內存，所有其他指令都在寄存器上操作。指令被組合在一系列3指令集束中。

　　圖4從CISC、RISC到EPIC處理器IPC和工藝的提高

　　1.3.4. IA-64的指令類型

　　IA-64吸取RISC的經驗只有很少的指令類型。表2列出IA-64的指令類型。

　　表2 IA-64的指令類型

　　類型描述執行單元類型

　　A整數(ALU)I-unit or M-unit

　　I整數(非-ALU)I-unit

　　M內存M-unit

　　F浮點數F-unit

　　B轉移B-unit

　　L+X擴展I-unit

　　1.3.5. IA-64的指令格式

　　IA-64指令是很長的，每條指令41位，3條指令包裝在一個集束中，每個集束用5位模版字段來描述集束的依賴性。

　　IA-64指令格式是為支持芯片硬件操作、實現EPIC的思想服務的：

　　●支持較大的寄存器存儲器和豐富的寄存器間操作：IA-64的寄存器存儲器擁有128項，需要7位標識符來選擇寄存器。IA-64指令使用21位來標識兩個輸入寄存器和一個輸出寄存器；

　　●支持EPIC風格的顯性并行：IA-64每個集束中的5位模板用于描述集束內或集束間的依賴關系，允許編譯程序把多個集束分在一組中，并指出所有操作是數據相關的。模板位標出一個相關操作塊的結尾。這一設計允許處理器管理指令的劃分，把集束聯接在一起，表示一個數據相關的操作序列，還允許編譯程序把任意長的可并行執行的程序段提交給硬件，從而提高處理器并行執行指令的能力；

　　●支持實現猜測執行、預測、高效函數調用和軟件流水線等先進功能：IA-64每條指令需要一個6位的預測標識符、從一個64項的預測寄存器存儲器中選擇一個預測結果，支持實現猜測執行、預測、高效函數調用和軟件流水線等一系列先進功能。

　　圖5 IA-64指令集束格式和集束內指令組合

　　1.3.6. IA-64體系結構的特性

　　IA-64體系結構具有一系列特性，有利于提高處理器的持續性能，為實現IA-64利用編譯程序和芯片資源提高性能并簡化芯片邏輯的基本思想開辟了廣闊的前景：

　　●大寄存器存儲器：IA-64具有大寄存器存儲器，128個整數寄存器和128個浮點寄存器。這一特性有兩個作用：第一個作用是用以存儲多次使用的數據，象RISC處理器那樣大量使用寄存器間的操作，以加快數據存取的速度、避免訪問內存的延遲；第二個作用是更加充分地表示程序中的并行結構。例如，為了在每個周期內發出8個操作，需要8個寄存器。如果平均地說10個周期后才讀結果，則需要80個寄存器來表示并行的計算過程，允許IA-64體系結構處理器有序地(即按照指令在程序中的次序)并行地執行指令，避免象大多數RISC處理器那樣，為了等待數據裝入寄存器而改變指令執行次序(無序執行)、所帶來的復雜性；

　　●編譯程序與處理器的通信：Itanium體系結構提供指令模版、轉移暗示和緩存暗示等機制，使編譯程序能夠把編譯時的信息傳遞給處理器。此外，它允許編譯出的程序使用運行時信息來管理處理器硬件，這一通信機制是最大限度地減少轉移開銷和緩存不命中懲罰的關鍵：通過允許目標程序在實際轉移前把有關該轉移的信息傳送給硬件，能夠大大減少轉移的開銷；在Itanium體系結構中每個內存裝入和存儲指令有一個2位的緩存提示字段，編譯程序把對所訪問的內存區域空間位置的預測信息置入其中。IPF系列的處理器可以使用這一信息來確定所訪問的內存區域對應緩存區域在緩存層次結構中的位置，以提高緩存的利用效率。這一機制能夠大大減少緩存不命中懲罰；

　　●預測機制：眾所周知，在流水線機制的處理器中，轉移指令開銷很大。傳統的體系結構中條件語句是通過轉移指令來實現的。如果程序中有大量條件判斷語句(如許多商業應用軟件)，將對處理器性能造成很大的影響。為此，IA-64引入預測機制來消除轉移指令：

　　首先，所有IA-64指令都包含一個預測寄存器作為附加的輸入，指令僅當預測正確時才被執行。因此，IA-64的指令實際上是“If(預測寄存器)指令操作”形式的，僅當指令所引用的預測寄存器為真時指令操作才被執行；

　　第二，為了支持預測機制，IA-64設置一條功能強大的比較指令來產生預測結果。該指令可以簡化如下：pT,pF CMP(crel r2,r3)

　　這條比較指令使用crel給出比較規則(例如大于)比較r1和r2。比較的結果一般寫入預測寄存器pT，它的相反狀態寫入預測寄存器pF。這給出兩個預測來控制if-then-else語句的兩邊；

　　第三，IA-64的預測機制允許在編譯時對程序作優化，消除轉移、提高效率。例如，假定程序中原有如下的語句：if (a>b) then c=c+1 else d=d*e+f

　　通過編譯的優化，可以消除條件語句中的轉移指令，把它轉化成預測執行：

　　pT, pF = CMP(a＞b)

　　if (pT) C=C+1

　　if (pF) d=d*e+f

　　于是，成功地實現了通過預測機制消除了轉移。此外，編譯程序還可以把pT和pF后的指令調度成讓處理器并行地執行它們，然后視pT和pF的狀態，采用一邊的結果。

　　●猜測機制：IA-64中有兩類猜測機制：線路猜測和數據猜測。其目的都是通過提前發送操作、從關鍵路徑中消除它的延遲，使編譯程序能夠提高指令級并行度、最大限度地減少內存延遲的影響。

　　線路猜測是指編譯程序把指令移動到轉移指令的前面執行。這允許提前執行程序內不命中緩存的裝入指令等延遲長的操作、提高程序的執行效率。但是，當把指令移動到轉移前時，可能會執行本來不應執行的指令，編譯程序必須避免由此產生的副作用。為了解決這一問題，IA-64引入了兩條新的指令：一條是猜測裝入(sload)，另一條是猜測檢查(scheck)。當出現一個意外條件時，猜測裝入將把檢查寄存器的第65位置位，并對意外置之不理。猜測檢查指令檢查寄存器的第65位，如果置位，則發出意外信號。這允許把意外條件延遲到控制到達裝入指令原來所在塊時才加以處理，如果控制不到達該塊，則永遠不加以處理，從而避免執行不該執行的指令。例如，對如下的條件語句：

　　if (a>b) load(ld_addr1,target1)

　　else load(ld_addr2,target2)

　　由于編譯時不可能知道a與b哪個大，如果提前執行兩條load指令(即執行線路猜測)，雖然能夠得到減少延遲的好處，但也可能會產生副作用。為此，編譯程序按照上述的原理，對目標作如下的調度：/* off critical path */

　　sload(ld_addr1,target1)

　　sload(ld_addr2,target2)

　　/* other operation including uses of target1/target2 */

　　if (a>b) scheck(target1,recovery_addr1)

　　scheck(target2,recovery_addr2)

　　數據猜測是指編譯程序將從內存中把數據讀入寄存器的指令(load指令)移動到把數據從寄存器存儲到內存的指令(store指令)前面執行，從而提前從內存中讀出數據、減少內存延遲的影響。例如，編譯程序把下例中的load指令調度到store指令前面：

　　store(st_addr,data)load (ld_addr,target)

　　load (ld_addr,target)store(st_addr,data)

　　use (target)use (target)

　　如果在程序執行時ld_addr與st_arrd不一致，那么該程序將能夠正確地享受到猜測的好處；但是，如果在執行時兩個內存地址重迭，則必須采取必要的補救措施，否則就會產生錯誤的結果。為了防止數據猜測帶來副作用，編譯程序在load指令原來位置上放置一條檢查指令，檢查兩個內存地址是否重迭。如果重迭，則轉移到一段恢復程序、消除猜測所帶來的副作用。于是上面的指令段變成：

　　/* off critical path */

　　aload (ld_addr, target)

　　/* other operations including uses of target */

　　store (st_addr,data)

　　acheck (target,recovery_addr)

　　use (target)

　　●高效的函數調用：大多數RISC處理器的函數調用需要卸出和重新裝入寄存器，開銷很大。IA-64增加了一個通用寄存器窗來支持高效的函數調用。這個128項的通用寄存器窗被分為一個32項的全程存儲器和一個96項的堆棧存儲器。IA-64允許編譯程序在被調用的函數過程入口，設置一條ALLOC指令創立一個最多包含96項的新寄存器堆棧；在返回時，恢復調用程序的寄存器堆棧幀。對編譯程序來說似乎有長度無限的物理寄存器堆棧，從而降低了函數調用的開支、提高了效率；如果在調用和返回時，沒有足夠的寄存器可供使用(堆棧溢出)，那么處理器將被阻塞，等待卸出和裝入寄存器，直到有足夠的寄存器為止；

　　●軟件流水線：循環步之間相互獨立的循環可以象硬件流水線一樣執行，即下一個循環步可以在上一個循環步結束前開始執行。這也可以稱為軟件流水線。傳統的體系結構在同時執行多個循環步時，需要把循環拆開和軟件重新命名寄存器。IA-64引入了兩個新特性：旋轉寄存器存儲器和蘊含預測來支持軟件水線。IA-64能夠通過旋轉寄存器機制為每個循環步提供自己的寄存器，并且不需要把循環拆開，使得軟件流水線能夠適用于更加廣泛范圍的循環，包括小的和大的循環，大大減少循環的附加開銷；

　　IA-64的EPIC體系結構的特性有些曾經受到批評和懷疑。批評者的意見主要是：

　　這些特性消費的資源太多：事實上，上面的特性大多需要使用附加的芯片資源。例如，為了利用編譯程序所產生的信息需要使用大量資源來存儲它們，為了減少子程序調用開支需要使用寄存器堆棧，為了支持猜測需要取出if then else兩邊的指令等等。這種批評歸根到底是在不同條件下產生不同的設計思想造成的，EPIC的設計者們有優越的條件使用最新的工藝，來縮小線寬、增加芯片資源,同時取得了簡化邏輯的效果。利用資源來換取性能、簡化邏輯本來就是EPIC設計思想之一。他們主要通過規模生產和擴大批量而不是通過節約資源來降低成本。RICS的設計者們(例如Alpha的設計師們)擅長于利用復雜的邏輯、在不太增加資源條件下實現高性能、保持較高的性能價格比。他們也很難通過擴大批量來降低成本。因此，他們必然對EPIC的上述特性持批評態度。究竟哪種意見對，這取決于設計者的客觀條件，很難絕對地判斷。但是，采用新工藝和擴大批量的發展觀點來分析，EPIC的設計思想將更面向未來、有利于發揮新工藝和批量生產的潛力。

　　這些特性是否真正有效：Itanium 1正式上市前持這種觀點的人們是比較普遍的，Itanium 2的成功使得人們逐步看清EPIC體系結構的潛力和未來發展前景。從Itanium 1到Itanium 2主頻只提高了20%，而性能卻提高了50%-100%。這充分說明EPIC設計思想包括上述特性，對提高指令并行度和芯片性能的有效性。

　　這些特性并未完全解決提高并行度的問題，有的地方還不如原來的RISC體系結構(例如充分利用運行時信息等方面)：這種意見有其正確的一面。在處理器技術發展長河中，研究和發展新技術，使之提供更高并行度、適應更大規模、更復雜、更廣泛應用實例，是永無窮盡的。各種技術也都有其長處和短處。因此，人們不難舉出例子來說明EPIC體系結構當前的具體水平對問題規模的限制、未能解決的難點、以至不如RISC之處。EPIC技術還處于發展過程中，今后的路還很長。例如，雖然IPF系列理論上每周期可以發送6條指令，但是Itanium 1實際上平均每周期只能發送3.85條指令。Itanium 2通過改進，平均每周期已經能夠發送5.7條指令(詳見第二章)。正因為如此，Intel還將繼續發展這一技術，推出IPF的第3代、第4代、第5代以至更后的產品。Intel還將與HP合作并且引入Alpha的技術和人員，吸收RISC技術的優點，把IPF系列推向新高峰。

　　1.3.7. Itanium 1正式上市

　　2001年5月29日Intel宣布推出IA-64體系結構IPF系列的第一代芯片Itanium 1，產生了巨大的影響：

　　首先，顯示了IA-64的EPIC體系結構在技術上的可行性和發展潛力：EPIC與Cydrome公司(一個80年代走向失敗的小巨型機公司)的VLIW (超長指令字)體系結構有一定程度的相象之處。反對者們一直期望EPIC象當年的VLIW那樣走向失敗，Merced一再推遲更加劇了它的困境。Itanium 1 SPECfp2000指標達到750，超過當時指標最高的EV67，SPECint2000指標達到370，超過Sun的UltraSPRAC II，最多每個周期能夠執行20條指令，在高性能計算和企業應用中都表現出良好的性能。再加上IA-64在體系結構上許多優點和關鍵的先進特性以及Intel和HP的雄厚實力，IA-64體系結構的IPF系列產品在性能上超越RISC體系結構已經是指日可待的事情了。

　　第二，打破RISC的壟斷，開創了開放性企業計算的新時代。眾所周知，長期以來，高端計算機市場一直沒有統一的標準，各廠商憑借各自專有RISC處理器芯片和專用操作系統各霸一方，形成了群雄割據的局面。這必然導致不同廠商產品之間兼容性和協同性差、系統和應用軟件不一致、管理和整合的難度大、用戶不得不接受各種各樣的培訓和認證，造成用戶總擁有成本大幅度增加。Itanium 1的面市為高端計算設備市場提供第一個開放硬件平臺，使得廠商和用戶能夠從同一開放的平臺上進行系統設計劃應用開發，迎來一個平等和開放的系統設計和企業計算的新時代，給整個計算機業界帶來了無限的機遇和生機。

　　第三，實現高端硬件平臺的統一、擴大批量、改善性價比。IPF系列處理器能夠全面用于裝備從服務器、工作站到超級計算機，面向高性能計算、Internet、電子商務和其他企業高端應用，為高端計算提供統一的平臺。統一平臺時代的來臨，意味著生產和采購成本的大幅度降低，規模經濟必然使成本與價格的大幅度下降、形成巨大的競爭優勢。

　　雖然IA-64體系結構的IPF系列還不一定能夠一統天下、真正成氣候還需要假以時日，但是Itanium 1已經在微處理器發展史上揭開了新的一頁，產生了巨大的影響。

　　1.4.康柏決定采用IPF體系結構

　　二十一世紀初，計算機業界另一件大事是：康柏在2001年6月宣布在Alpha EV7和EV79后，把整個高端產品系列轉向IPF平臺?？蛋刂圆扇∵@一重大戰略行動的原因是Alpha的市場份額太小、獨力難支，轉向開放性的IPF平臺卻是大勢所趨。

　　盡管Alpha是公認的性能最高、技術最先進的64位芯片，但它在市場上卻未取得應有的成功。其原因恐怕要追溯到90年代初：1992年DEC是在錯過了32位RISC的發展機遇、VAX走下坡路的形勢下，推出“面向21世紀”的64位RISC處理器Alpha的?，F在看來，DEC跳過32位RISC發展階段、直接推出64位Alpha，時機選擇得并不是最好，也可以說時機還沒有完全成熟。就當時(90年代初)情況看，32位RISC計算機能夠滿足絕大多數應用需求，并且積累了大量的應用軟件。真正的64位應用軟件很少、Alpha的64潛力難以充分發揮。64位芯片產量小、工藝復雜、價格貴，在許多場合中反而顯得大而無當、性能價格比不突出。因此，Alpha從上市的第一天開始就沒有在市場上取得預期的效果。有人說是市場工作不得力，我認為主要是時機選擇得不好造成的，“時也，非戰之罪也”。

　　90年代中期后，Internet和電子商務爆炸性發展，64位需求日趨成熟、得到用戶普遍認可。但是，其他廠商的64位系統產品也趕上來了。這些系統都是從原有的32位系統基礎上發展起來，并且向后兼容?；贏lpha的系統成為唯一的沒有相應的32位產品的64位系統。其他廠商在原有用戶和32位應用基礎上、從企業內部拓展市場，要比DEC挾Alpha的優勢從外部進攻容易得多。所以Alpha雖然開創了64位應用的新時代，在64位市場大發展的期間，并沒有占到最大的份額，在UNIX市場中大約只占5%左右份額。

　　康柏收購DEC時，Alpha已經失去了大部分先機：別的廠商64位RISC技術已經成長起來了、陣地也鞏固了，康柏已經很難利用當時Alpha的相對優勢，打入它們的陣地，只能采取面向若干重點市場的戰略。其結果是：從局部看Alpha的市場份額年年擴大，從整體看收效并不明顯，到2001年中，大致上占6%的市場份額。

　　正當康柏為了Alpha市場份額不大、卻必須投入大量資金維持其技術領先地位而苦戰時，情況發生了很大的變化：2001年5月，Intel的IPF第一代芯片上市了，其浮點指標超過當時最快的Alpha 21264 EV67，雖然1GHz的EV68性能指標超過第一代Itanium；但Itanium 2(Mckinley)的指標又超過EV68。面對Intel每年推出一代IPF系列新產品的迅猛發展勢頭，康柏應該怎么辦？

　　擺在當時的康柏面前有兩條路：第一條路是繼續堅持發展Alpha，與Intel的IPF正面競爭；第二條路是及早作戰略轉移，過渡到IPF平臺上。2001年6月康柏召開了領導層會議，專門研究對策。最后決定走第二條道路，主動進行戰略轉移?？蛋嘏cIntel簽訂了長期合作協議，把Alpha的知識產權轉讓給Intel、Alpha的技術隊伍轉移到Intel、同時把所有高端服務器AlphaServer、Himalaya和ProLiant全部轉移到IPF平臺上。

　　如果走第一條道路，即與IPF正面競爭，康柏手里還有兩張牌：一張是Alpha 21364 (EV7)，其性能又將超過Itanium 2，另一張是使用0.125m工藝、主頻將達到1700 MHz的EV79，性能又將進一步提高。以后怎么辦？繼續投入巨資完成研制中的EV8以及設想中的EV9和EV10，經濟上是很不合算的，也不符合時代發展潮流的。

　　首先，計算機應用已經進入了以解決方案和服務為中心的時代，用戶關心的真正焦點是“你的計算機能夠為我做什么？”“實施的速度有多快”“你能夠提供何種服務和支持”。至于性能SPEC2000、TPC-C一些不大的差距，已經被放在次要地位。這種情況下，再投入巨資爭性能高下，顯然是很不劃算的；

　　第二，從經濟上分析，康柏每年銷售10萬套各種類型的基于Alpha系統(從單處理器到32個處理器)，大約需要25萬個芯片?？蛋孛磕昊贏lpha上研制和設計費用為2.5億美元。換言之，每個芯片上要加上1000美元的設計費。由此可見，Alpha批量太小，爭先進的負擔太重了。長此以往，不僅負擔不起，而且可能會造成災難性的后果。

　　第三，從技術上分析，Alpha開創的許多微處理器設計技術，已經成為事實上的標準，已被業界普遍掌握和使用，競爭的重點轉向制造工藝，線寬、主頻、聯接方式等等。這往往需要投入大量資金，康柏一家顯然難以支持。Intel芯片制造年收入達到200多億美元，盈利也數以十億美元計，而Alpha的規模卻小的多。Alpha從EV4到EV5發展速度較快，EV6開始發展速度明顯放慢，EV68被推遲了1年以上，EV7推遲的時間更長。相反，Intel卻能夠一年推出一代IPF芯片。

　　康柏決定過渡到IPF是大勢所趨，是明智和主動的戰略轉移。這一有計劃的轉移使得用戶原來在Alpha平臺上的投資得到安全的保障，Alpha的技術借IPF的發展得到新生。Alpha從EPIC最主要的競爭對手，轉變為支持者，對IPF的成功發展將起極大的推動作用，一定程度上也促進了康柏與HP的合并。

原文轉自：http://www.kjueaiud.com